This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(54) SEMICONDUCTOR DEVICE

(11) 5-55474 (A) (43) 5.3.1993


(21) Appl. No. 3-211794 (22) 23.8.1991


(71) MITSUBISHI ELECTRIC CORP (72) HAJIME ARAI

(51) Int. Cl³. H01L27/04

PURPOSE: To obtain a semiconductor device equipped with a variable resistance element and a variable capacitance element which can change resistance value and capacitance value after this device is completed.

CONSTITUTION: A semiconductor substrate 5 provided with an impurity diffusion layer 9 is topped with a floating gate 6 via a first gate insulating film 7, which is overlaid with a channel region 12 and a source-drain region 11 of a thin film transistor 10 via a second gate insulating film o. A resistance value is adjusted by injecting charges into the floating and 6 by F-N tunneling current to control the injected charge amount.





(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND ITS MANUFACTURE

(43) 5.3.1993 (19) JP (11) 5-55475 (A)


(21) Appl. No. 3-214922 (22) 27.8.1991

(71) NEC CORP (72) JUNJI KIYONO (51) Int. Cls. H01L27/06,H01L29/46

PURPOSE: To prevent junction leakage current by opening contact holes in an interlayer insulating film spread over a semiconductor chip provided up to an element isolating region in the periphery of the element region and by provid-

ing a tungsten-filled plug.

CONSTITUTION: After an interlayer insulating film 13 is adhered over the surface of a semiconductor layer 12, contact holes 8, 9 are so formed to open in the semiconductor layer 12. Next, for example, tungsten is selectively grown only inside the contact holes 8, 9 by SiH. reduction with WF. by vapor phase method to form filled plugs 10D, 10S, and a contact hole 15 is bored in a gate electrode 5 to form aluminum wiring layers 14D, 14G, 14S, and an inter-element wiring layer. This design can prevent junction leakage current developed by diffusion of crystal defect tungsten generated in the element isolating region end.



I: p-type cilicon substrate. It element isolating insulatin film. It channel mopper region, 4: gate insulating film fat low-doped source diffusion layer. 6th high-doped source diffusion layer

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(43) 5.3.1993 (11) 5-55476 (A)


(21) Appl. No. 3-235655 (22) 23.8.1991

(71) NEC CORP (72) HIROYOSHI HISAIE

(51) Int. Cl. H01L27/06

PURPOSE: To improve the operation speed of a semiconductor integrated and to prevent the thermal breakdown of the integrated circuit by amancing the effect of dissipating internal heat developed in elements of the integrated

CONSTITUTION: Between elements (p-type transistor in type transistor region 3) provided on a semiconductor substrate 1 lies a thermal diffusion wiring 13 which diffuses heat developed in the elements to the periphery of an integrated circuit and has its recess 8 filled with a substance 10 of higher thermal conductivity than that of the semico-ductor substrate. This thermal diffusion wiring can diffuse heat developed in elements out of the integrated circuit through a substance of high a conductivity than that of the semiconductor substrate.



(12) 公開特許公報 (A) (11)特許出願公開番号 特開平5—55475

(43)公開日 平成5年(1993)3月5日

	Control of the Contro	The second of th
(51) Int.Cl.*	識別記号 庁内登理番号	FI 技術表示箇所
HO1L 27/06		
29/46	R 7738 -4M	
	7342 – 4M	H01L 27/06 102 D
	7342 - 4M	102 E
		· [1] [1] [2] [2] [2] [3] [4] [4] [4] [4] [4] [4] [4] [4] [4] [4
		審査請求 未請求 請求項の数2(全 4 頁)
	A CONTRACTOR OF THE CONTRACTOR	of the second state of the second
(21)出顯番号	- 特觀平3-214922	(71)出願人 000004237
		日本電気株式会社
(22)出願日	平成3年(1991)8月27日	東京都港区芝五丁目7番1号
		(72)発明者 清野 純司
	· · · · · · · · · · · · · · · · · · ·	東京都港区芝五丁目7番1号日本電気株式
		会社内
		(74)代理人 弁理士 内原 音
. 1 10 6.3		
		1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
and the second of the second o		
	· · · · · · · · · · · · · · · · · · ·	the state of the s
	The second of th	
1		
· · · · · · · · · · · · · · · · · · ·		<u> </u>


(54) 【発明の名称】 半導体集積回路装置およびその製造方法

(57)【要約】

10.5

【構成】素子分離絶録膜2で区面された素子領域とその 周辺に半導体層12を設ける。タングステンの埋め込み プラグ10日、10日を半導体層12に接触させる。

【効果】素子分離絶縁膜2端部のシリコン基板の結晶欠 路にタングステンが拡散して満れ電流の原因となるのを 防止でき、素子の微細化、高集積化に有効である。



【特許請求の範囲】

【請求項1】 一導電型半導体基板の表面部に選択的に 形成された素子分離領域により区面された素子領域にお いて前記半導体基板に接し、その一部が前記素子分離領域上に延びて設けられた半導体層と、前記半導体層に設 けられた不純物拡散領域を育する半導体素子と、前記不 純物拡散領域を覆う層間絶録膜に前記半導体層に違する ように開口されたコンタクトホールと、前記コンタクト ホールに形成されたタングステン材料による埋め込みプ ラグとを育することを特徴とする半導体集積回路装置。

1

【請求項2】 一導電型半導体基板の表面部に選択的に 素子分離領域を形成して素子領域を区画する工程と、前 記案子領域に直接接するアモルファス状態の半導体層を 被着する工程と、少なくとも前記案子領域に接している 部分の前記半導体層を単結晶化する工程と、前記半導体 層に選択的に不純物拡散領域を半導体業子の能動領域と して形成する工程と、前記不純物拡散領域を覆って層間 絶縁膜を形成する工程と、前記層間絶縁襲に前記不純物 拡散領域に達するコンタクトホールを形成する工程と、 前記コンタクトホールにタングステンを選択的に成長さ せて埋め込みプラグを形成する工程とを有することを特 徴とする半導体集積回路装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路装置およびその製造方法に関し、特に半導体素子及びその引き出し電極の構造並びにその形成方法に関する。

[0002]

【従来の技術】従来の技術についてMOS型電界効果トランジスタを例にあげて説明する。

【0003】図3はMOS型電界効果トランジスタの一例を示す半導体チップの断面図である。

【0004】p型シリコン基板101に、選択酸化法で形成された素子分離絶縁類102と、チャネルストッパ 領域103とで区面された素子領域を有し、その素子領域にはゲート絶縁膜104を介してゲート電極105が設けられている。このゲート電極105に対し自己整合的に形成されLDD構造をもつソース・ドレイン領域(詳しくは、低濃度ソース拡散層106a、高濃度ソース拡散層107bからなるソース領域と、低濃度ドレイン拡散層107bからなるドレイン領域)と、このソース・ドレイン領域から、電極を引き出すためのコンタクトホール108、109とこのコンタクトホール内に、WF。のSiH。還元法により選択的に成長したダングステン材料より成る埋め込みプラグ110D、110Sと、アルミニウム配線層114D、114Sより成る。

【0005】素子寸法の縮小及び高性能化のため、ソース・ドレイン領域からの引き出し電極用のコンタクトホールのサイズは小さくなり、そのアスペクト比は大きく 50

なる。そこで、昨今は、導電材料により、コンタクト内 邸を埋め込む方法が提案されている。その一つの技術と して、上述のように、タングステンをコンタクト部に選 択的に成長させるタングステンプラグが、有望となって いる。

[0006]

【元明が解決しようとする課題】この従来のMOS型電界効果トランジスタ構造は、コンタクト部にタングステン埋込みプラグを使用している。そのため、関ロしたコンタクトが、LOCOS場に生じている結晶欠陥の上に位置するとタングステンが結晶欠陥に拡散して漏れ電液が増加する問題点があった。従って、コンタクトホールが、LOCOS場に接しないようあらかじめパターンレイアウト上余浴を取る必要があり、微細化に適さない。【0007】またコンタクト内壁にサイドウォールを形成し、実質的にコンタクト関口部をLOCOS場から離す手段があるが、コンタクト面積の低減によるコンタクト抵抗の増大があり、デバイスの微細化に適さない。

【0008】このような問題は、一般の半導体素子についても起りうることである。

[0009]

【課題を解決するための手段】本発明の半導体集積回路 芸置は、一導電型半導体基板の表面部に選択的に形成された素子分離領域により区面された素子領域において前 記半導体基板に接し、その一部が前記案子分離領域上に 延びて設けられた半導体層と、前記半導体層に設けられ た不純物拡散領域を有する半導体素子と、前記不純物拡 散領域を層う層間絶縁膜に前記半導体層に達するように 関口されたコンタクトホールと、前記コンタクトホール に形成されたタングステン材料による埋め込みプラグと を有するというものである。

【0010】また、本発明の半導体集積回路装置の製造方法は、一導電型半導体基板の表面部に選択的に素子分離領域を形成して素子領域を区面する工程と、前記素子領域に直接接するアモルファス状態の半導体層を被着から工程と、少なくとも前記素子領域に接している部分の前記半導体層を単結晶化する工程と、前記半導体層の能力の能力の能力を関する工程と、前記不純物拡散領域を半導体素子の能力領域として形成する工程と、前記を形成する工程と、前記層間絶縁膜に前記不純物拡散領域に適するコンタクトホールを形成する工程と、前記層間絶縁膜に前記不純物拡散領域に違するコンタクトホールを形成する工程と、前記層間絶縁膜に対して表して過ずる。

[0011]

【実施例】次に、本発明の実施例について図面を参照して説明する。

【0012】図1 (a) は本発明の一実施例を示す平面 図、図1 (b) は図1 (a) のX-X線断面図である。 【0013】この実施例は、p型シリコン基板1の表面 3 に選択的に形成された素子分離絶縁膜2により区画された素子領域においてp型シリコン基板に接し、その一部が素子分離絶縁膜2上に延びて設けられた半導体層12を有している。半導体層12はシリコン膜であり、p型シリコン基板1と接している部分は単結晶シリコン膜になっている。この半導体層12の単結晶領域上にゲート絶縁膜4、ゲート電極5が設けられている。タングステーンによる埋め込みプラグ LODax10 Sがこの半導体層と接しているわけである。その他の点は従来のMOS型電界効果型トランジスタと同じである。

【0014】次に、この実施例の製造方法について説明 する。

【0015】図2(a)~(d) は本発明の一実施例の 製造方法の説明に使用する工程順新面図である。

【0016】まず、図2(a)に示すように、p型シリコン基板1の主表面に、LOCOS法で素子分離用絶縁 膜2を形成し、素子領域を区面する。なお、素子分離絶 緑膜2の下にはチャネルストッパ領域3を備えている。

【0017】次に、ウェハーを希フッ酸で処理し、素子 領域上の自然酸化膜を除去した後、CVD法で、アモル ファス状態のシリコン膜を厚さ100nm成長する。5 00~600℃の低温で、10時間~100時間窒素雰 囲気中でアニールすることにより、少なくともシリコン 基版1に接している部分を囲相成長により単結晶化した 後所定のパターンにエッチングし、半導体層12を形成 する。アモルファスシリコンの単結晶化の方法は、ラン ブ加熱法、レーザビームの照射等の技術によっても可能 である。さらに、低温熱処理後に高温の熱処理を行なう 2段階方式でもよい。次に、ポロンなどの不純物により チャネルドーピングを行なう。30

【0018】次に、図2(b)に示すように、850℃の水蒸気雰囲気による熱酸化またはCVD法によりゲート絶縁膜4を形成し、リンを拡散したポリシコンよりなるゲート電極5を形成する。

【0019】次に、ゲート電極5をマスクにイオン注入 を行ないn型の低濃度ソース拡散層6a。低濃度ドレイン拡散層7aを形成する。

【0020】次に、図2(c)に示すように、厚さ100~200nmの酸化シリコン膜11aを堆積し、異方性エッチングを行ない、図2(d)に示すように、ゲー40ト電極5の側面にスペーサ11を形成し、ゲート電極5およびスペーサ11をマスクにイオン注入を行ないn型の高濃度ソース拡散層6b、高濃度ドレイン拡散層7bを形成する。このようにして形成されたソース・ドレイン領域は、主に半導体層12に形成されているが、p型シリコン基板1内部にも及んでいる。

【0021】次に、図1に示すように、層間絶縁襲13 を表面に被着後コンタクトホール8,9を形成する。こ のコンタクトホールは、前述の半導体層12上に開口す るのである。 【0022】次に、気相成長法でWF。のS1H。還元 法によりコンタクトホールの内部のみにタングステンを 選択成長し埋め込みプラグ10D。10Sを形成し、ゲート電極上にコンタクトホール15を形成し、ジルミニ ウム配線層14D。4G。14D素子間配線層を形成 する

【0023】本実施例では、コンタクトホールが半導体 層12の上に関口されているので、LOCOS端に結晶 欠陥が存在しても、タングステンが、欠陥部に拡散する のを防止でき、コンタクト部の接合電液の原因とはなら ない。

【0024】以上、MOS型電界効果トランジスタを例にあげて説明したが、バイポーラトランジスタやダイオードなど干導体素子一般に本発明を適用できることは改めていうまでもない。

[0025]

【発明の効果】以上説明したように本発明は、素子領域からその周辺の素子分離領域上にかけて半導体層を設け、その上に形成された層間絶縁膜にコンタクトホールを閉口し、タングステンの埋め込みプラグを設けることにより、素子分離領域協邸に発生した結晶欠陥にタングステンが拡散して生じる接合漏れ電液を防止できる。また、レイアウト的にもコンタクト部を素子分離領域と重なるように形成できる。従って、何ら特性の劣化を起こすことなく半導体集積回路装置の微細化を促進することができるという効果を有する。

【図面の簡単な説明】

【図1】本発明の一実施例を示す平面図(図1 (a)) および断面図(図1 (b))である。

30 【図2】本発明の一実施例の製造方法の説明に使用する ため(a)~(d)に分図して示す工程順新面図である。

【図3】従来の技術の説明に使用する断面図である。 【符号の説明】

1. 101 p型シリコン基板

2,102 菜子分離絶縁膜

3, 103 チャネルストッパ領域

4.104 ゲート絶縁膜

5.105 ゲート電板

6a, 106a 低濃度ソース拡散層

6b. 106b 高濃度ソース拡散層

7a.107a 低濃度ドレイン拡散層

7b、107b 高濃度ドレイン拡散層

8. 108. 9. 109 コンタクトホール


10D. 10S. 110D. 110S 埋め込みプラ


11.111 スペーサ

12 半導体層

13.113 層間絶縁膜

50 14D. 14G. 14S. 114D. 114S 71





【図3】

